BEOL

Vista de tall vertical d'un integrat CMOS sobre un substrat de silici i 5 capes de metal·lització BEOL. BEOL (acrònim anglès per Back end of line, fase segona de producció) és la segona part de la fabricació d'IC on els dispositius individuals (transistors, condensadors, resistències, etc.) s'interconnecten amb el cablejat de l'oblia (electrònica), la capa de metal·lització.

Usa IA

Taula de continguts

1. 5 les relacions: Assaig d'oblies, FEOL, Interconnexions (semiconductors), RAM electroquímica, Via silici a través.

Assaig d'oblies

Sondador d'oblies de semiconductors de 8 polzades, mostrat amb els panells de coberta, el provador i els elements de la targeta de sonda eliminats. L'oblia és visible al costat esquerre. Oblia de semiconductor. L'assaig d'oblies és un test que es realitza durant la fabricació de dispositius semiconductors un cop finalitzat el procés BEOL.

Veure BEOL і Assaig d'oblies

FEOL

Vista de tall vertical d'un integrat CMOS sobre un substrat de silici i capes FEOL a la part inferior. FEOL (acrònim anglès, front-end-of-line, fase primera de producció) és la primera part de la fabricació d'IC on els dispositius individuals (transistors, condensadors, resistències, etc.) estan modelats al semiconductor.

Veure BEOL і FEOL

Interconnexions (semiconductors)

Vista de tall vertical d'un integrat CMOS sobre un substrat de silici i 5 capes de metal·lització BEOL. En els circuits integrats (CI), les interconnexions són estructures que connecten elèctricament dos o més elements de circuit (com ara transistors).

Veure BEOL і Interconnexions (semiconductors)

RAM electroquímica

Disseny i principi de funcionament de la cèl·lula sinàptica ECRAM. La memòria electroquímica d'accés aleatori (amb acrònim anglès ECRAM) és un tipus de memòria no volàtil (NVM) amb múltiples nivells per cel·la (MLC) dissenyada per a l'acceleració analògica d'aprenentatge profund.

Veure BEOL і RAM electroquímica

Via silici a través

banda alta (HBM). En enginyeria electrònica, una via de silici (amb acrònim anglès TSV) o via de xip és una connexió elèctrica vertical (via) que passa completament a través d'una oblia o matriu de silici.

Veure BEOL і Via silici a través

Uniopèdia és un mapa conceptual o xarxa semàntica organitzada com una enciclopèdia o diccionari. Es dóna una breu definició de cada concepte i les seves relacions.

Aquest és un mapa mental en línia gegant que serveix com a base per a diagrames de conceptes. És lliure d'utilitzar i cada article o document es pot descarregar. És una eina, de recursos o de referència per a l'estudi, la investigació, l'educació, l'aprenentatge o l'ensenyament, que pot ser utilitzat per professors, educadors, alumnes o estudiants; per al món acadèmic: per a l'escola, primària, secundària, batxillerat, secundària, universitat, grau tècnic, escola, universitat, de llicenciatura, mestratge o doctorat; per als papers, informes, projectes, idees, documents, enquestes, resums, o tesi. Aquí està la definició, l'explicació, la descripció o el significat de cada significativa sobre la qual necessita informació, i una llista dels seus conceptes associats com un glossari. Disponible en català, anglès, espanyol, portuguès, japonès, xinès, francès, alemany, italià, polonès, holandès, rus, àrab, hindi, suec, ucraïnesa, hongaresa, txec, hebreu, danès, finlandès, indonesi, noruec, romanès, turc, vietnamita, coreana, tailandesa, grega, búlgara, croata, eslovaca, lituània, filipina, letònia, estònia і eslovè. Més idiomes aviat.

La informació es basa en articles de Wikipedia i altres projectes de Wikimedia, i està disponible sota la Llicència de Creative Commons Reconeixement-CompartirIgual.

Uniopèdia no està avalada ni afiliada a la Fundació Wikimedia.

Google Play, Android i el logotip de Google Play són marques comercials de Google Inc.

Política de privacitat