Estem treballant per restaurar l'aplicació de Unionpedia a la Google Play Store
SortintEntrant
🌟Hem simplificat el nostre disseny per a una millor navegació!
Instagram Facebook X LinkedIn
La teva pròpia Uniopèdia amb el teu logotip i domini, a partir de 9,99 USD/mes
Crea el meu Uniopèdia

OpenRISC

Índex OpenRISC

OpenRISC és un disseny de CPU RISC d'especificació obert, realitzat per OpenCores i publicat sota la llicència LGPL.

Taula de continguts

  1. 7 les relacions: Free and Open Source Silicon Foundation, LEON, OpenSPARC, RISC-V, S1 Core, Soft microprocessor, Virtex.

Free and Open Source Silicon Foundation

La Free and Open Source Silicon Foundation (amb acrònim anglès FOSSi) és una fundació sense ànim de lucre amb la missió de promoure i ajudar els dissenys de maquinari digital lliure i obert i els seus ecosistemes relacionats.

Veure OpenRISC і Free and Open Source Silicon Foundation

LEON

LEON és una Unitat Central de Procés RISC de 32 bits de maquinari de codi obert.

Veure OpenRISC і LEON

OpenSPARC

OpenSPARC és un projecte de maquinari obert SPARC iniciat el desembre de 2005 que gaudeix d'una llicència GPLv2.

Veure OpenRISC і OpenSPARC

RISC-V

RISC-V és una arquitectura de joc d'instruccions o ISA basada en codi obert i de tipus RISC.

Veure OpenRISC і RISC-V

S1 Core

S1 Core (nom clau Sirocco) és un microprocessador de codi obert dissenyat per Simply RISC.

Veure OpenRISC і S1 Core

Soft microprocessor

Un processador softcore és un processador (CPU) implementat en un sistema reprogramable com una FPGA.

Veure OpenRISC і Soft microprocessor

Virtex

Virtex es la família insígnia de les FPGAs desenvolupades per Xilinx, i solen ser programades en llenguatge de descripció del hardware com VHDL o Verilog, utilitzant software de Xilinx ISE o Vivado Design Suite.

Veure OpenRISC і Virtex