Accés més ràpid que el navegador!
20 les relacions: Adreça de memòria, Advanced RISC Machines, Algorisme sense bloqueig, Arquitectura del conjunt d'instruccions, Arquitectura MIPS, Canvi de context, Ciències de la computació, CISC, Compara i intercanvia, Fil d'execució, Laboratori Nacional Lawrence Livermore, Linearització, Load/store (processadors), Memòria cau de la CPU, Microoperacions, Power ISA, PowerPC, Registres de la CPU, RISC-V, X86.
Adreça de memòria
L'Adreça de memòria és l'identificador únic d'una posició de memòria utilitzat pels microprocessadors per a accedir (llegir, modificar o esborrar) les dades contingudes en aquesta posició.
Nou!!: Load-link/store-conditional і Adreça de memòria · Veure més »
Advanced RISC Machines
HP Advanced RISC Machines (ARM) és una família de microprocessadors RISC dissenyats per l'empresa Acorn Computers i desenvolupats per Advanced RISC Machines Ltd., una empresa derivada de l'anterior.
Nou!!: Load-link/store-conditional і Advanced RISC Machines · Veure més »
Algorisme sense bloqueig
En informàtica, un algorisme s'anomena no bloqueig si la fallada o la suspensió d'algun fil no pot provocar la fallada o la suspensió d'un altre fil; per a algunes operacions, aquests algorismes proporcionen una alternativa útil a les implementacions de bloqueig tradicionals.
Nou!!: Load-link/store-conditional і Algorisme sense bloqueig · Veure més »
Arquitectura del conjunt d'instruccions
Aquesta il·lustració mostra totes les instruccions del llenguatge ensamblador real disponibles a l'ISA d'enter base i les extensions ISA per a la multiplicació i divisió, les instruccions atòmiques i les instruccions comprimides. Això constitueix la variant RV32IMAC del RISC-V ISA. Aquests ISA es mostren de manera modular codificada per colors. RISC-V és una arquitectura de conjunt d'instruccions oberta que no prescriu ni microarquitectura ni models de negoci. RISC-V es pot implementar com a nuclis amb llicència comercial amb microarquitectura propietària o com a nuclis de codi obert. En informàtica, una arquitectura del conjunt d'instruccions (ISA), també anomenada arquitectura d'ordinador, és un model abstracte d'ordinador.
Nou!!: Load-link/store-conditional і Arquitectura del conjunt d'instruccions · Veure més »
Arquitectura MIPS
Fig.1 Arquitectura MIPS MIPS (acrònim anglès de Microprocessor without interlocked Pipeline Stages) és una família de microprocessadors amb instruccions de tipus RISC desenvolupat per l'empresa MIPS Technologies, amb seu a California,EUA.
Nou!!: Load-link/store-conditional і Arquitectura MIPS · Veure més »
Canvi de context
En informàtica, un canvi de context és l'acció realitzada per un sistema operatiu quan guarda l'estat de la CPU i restableix un estat diferent amb la finalitat de deixar d'executar un procés o un fil d'execució i procedir a executar-ne un altre.
Nou!!: Load-link/store-conditional і Canvi de context · Veure més »
Ciències de la computació
Les Ciències de la computació estudien els fonaments teòrics de la informació i el còmput, juntament amb tècniques pràctiques per a la implementació i aplicació d'aquests fonaments teòrics.
Nou!!: Load-link/store-conditional і Ciències de la computació · Veure més »
CISC
CISC (de l'anglès Complex Instruction Set Computer) és un model d'arquitectura de computadors.
Nou!!: Load-link/store-conditional і CISC · Veure més »
Compara i intercanvia
En informàtica, compare-and-swap (CAS) és una instrucció atòmica utilitzada en multithreading per aconseguir la sincronització.
Nou!!: Load-link/store-conditional і Compara i intercanvia · Veure més »
Fil d'execució
En informàtica, un fil d'execució (thread en anglès) és la unitat més petita de processament que pot ser programada pels sistemes operatius, i que permet a un procés executar diferents tasques al mateix temps.
Nou!!: Load-link/store-conditional і Fil d'execució · Veure més »
Laboratori Nacional Lawrence Livermore
El Laboratori Nacional Lawrence Livermore (LLNL, sigles del Lawrence Livermore National Laboratory) és un centre de recerca federal a Livermore (Califòrnia, Estats Units).
Nou!!: Load-link/store-conditional і Laboratori Nacional Lawrence Livermore · Veure més »
Linearització
b2. En la programació concurrent, una operació (o conjunt d'operacions) és linealitzable si consisteix en una llista ordenada d'esdeveniments d'invocació i resposta, que es pot ampliar afegint esdeveniments de resposta de manera que.
Nou!!: Load-link/store-conditional і Linearització · Veure més »
Load/store (processadors)
Load/store (en anglès de Carrega/guarda) és un tipus d'arquitectura de processadors que divideix les instruccions en dues categories.
Nou!!: Load-link/store-conditional і Load/store (processadors) · Veure més »
Memòria cau de la CPU
Jerarquia de memòria cau fins a un nivell L3 de memòria cau i memòria principal amb L1 dins el xip Una memòria cau de la CPU és una memòria cau de maquinari utilitzada per la unitat central de processament (CPU) d'un ordinador per reduir el cost mitjà (temps o energia) per accedir a les dades de la memòria principal.
Nou!!: Load-link/store-conditional і Memòria cau de la CPU · Veure més »
Microoperacions
page.
Nou!!: Load-link/store-conditional і Microoperacions · Veure més »
Power ISA
Power ISA és una arquitectura de conjunt d'instruccions (ISA) desenvolupada actualment per la Fundació OpenPOWER, liderada per IBM. Va ser desenvolupat originalment per IBM i l'ara desaparegut grup industrial Power.org. Power ISA és una evolució del PowerPC ISA, creat per la fusió del nucli PowerPC ISA i el Book E opcional per a aplicacions incrustades. La fusió d'aquests dos components el 2006 va ser liderada pels fundadors de Power.org IBM i Freescale Semiconductor. Abans de la versió 3.0, l'ISA es divideix en diverses categories. Els processadors implementen un conjunt d'aquestes categories segons sigui necessari per a la seva tasca. Es requereixen diferents classes de processadors per implementar determinades categories, per exemple un processador de classe de servidor inclou les categories: Base, Servidor, Punt flotant, 64 bits, etc. Tots els processadors implementen la categoria Base. Un diagrama esquemàtic de molt alt nivell d'un processador Power ISA genèric Power ISA és una arquitectura de càrrega/emmagatzematge RISC. Té diversos conjunts de registres.
Nou!!: Load-link/store-conditional і Power ISA · Veure més »
PowerPC
IBM PowerPC 601 Microprocessor PowerPC és una família de processadors d'arquitectura RISC, desenvolupada inicialment per Apple, Motorola i IBM.
Nou!!: Load-link/store-conditional і PowerPC · Veure més »
Registres de la CPU
Els registres dels processadors són la porció de memòria més pròxima a la CPU dins de la jerarquia de memòria d'un computador i és el tipus de memòria d'accés més ràpid.
Nou!!: Load-link/store-conditional і Registres de la CPU · Veure més »
RISC-V
RISC-V és una arquitectura de joc d'instruccions o ISA basada en codi obert i de tipus RISC.
Nou!!: Load-link/store-conditional і RISC-V · Veure més »
X86
x86 és un nom genèric utilitzat per a referir-se a un conjunt de microprocessadors compatibles, inciada per l'empresa Intel amb el model 8086.
